Vorige Seite (Technologiemarketing) Nächste Seite (Theoretische Informatik II)
Testen integrierter Schaltungen

LV-Nummer:
 439.068 Stunden:
 3 Lu (Laborübung) Semester:
 Winter Institut:
 439 (``IFE'' ) ECTS-Punkte:
 4.5 credits Vortragende:
 Ass.-Prof. Dipl.-Ing. Dr.techn. Peter Söser (), Univ.-Ass. Dipl.-Ing. Dr.techn. Reinhard Putzinger (), Univ.-Ass. Dipl.-Ing. Dr.techn. Uwe Schatzberger () Wahlfachkatalog:
 Integrierte Schaltungen Lehrinhalt:
 Folgende Aspekte des Tests von integrierten Schaltungen: Fehlersimulation zur Bestimmung der Güte des gewählten Testmusters; Vergleich von Schaltungssimulation mit der Messung; Fertigungstest einer integrierten Digitalschaltung und Technologievergleich; Einsatz des Spitzenmeßplatzes für die Fehleranalyse und die Messung auf dem Chip; PC-gesteuerte Automatisation von Meßabläufen (Testprogrammerstellung); JTAG IEEE 1149.1 Teststandard. Lehrziel:
 Praktischer Umgang mit einem Spitzenmeßplatz; Fertigungstest von Digitalschaltungen mit Technologievergleich (Leistungsaufnahme, zeitliche Kenngrößen); automatisiertes Messen (Testprogrammerstellung) an einem PC-gesteuerten Meßplatz; Vergleich von Schaltungssimulation mit Meßergebnissen; Verständnis für den JTAG IEEE 1149.1 Teststandard. Voraussetzungen:
 Kenntnisse über den Stoff der Übung ``Integrierte Schaltungen 2'' Anmeldung zur LV:
 Beim Vortragenden; Achtung: Begrenzte Teilnehmerzahl! Prüfungsmodus:
 Schriftlicher Abschlußtest Webpage:
 http://www-ife.tu-graz.ac.at/Elektronik/Soeser/te_is/ Anmerkungen:
 Bitte Aushang am Institut beachten

© 1997-2002: Dieter LUTZMAYR
Letzte Änderung am 27. Dezember 2001